EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

06180995

PUBLICATION DATE

28-06-94

APPLICATION DATE

14-12-92

APPLICATION NUMBER

04333304

APPLICANT: OKI ELECTRIC IND CO LTD;

INVENTOR: TSUJIMOTO MASAO;

INT.CL.


: G11C 16/06 H01L 27/115


TITLE

: DATA WRITING METHOD FOR

NON-VOLATILE SEMICONDUCTOR

MEMORY





ABSTRACT: PURPOSE: To improve rewriting resistance by optimizing the writing conditions of a

non-volatile semiconductor memory.

CONSTITUTION: For the data writing conditions of a memory cell, Vs is a source voltage applied to a source 2 and Vd is a drain voltage applied to a drain 3 and Vg is a gate voltage applied to a control gate 7, and the voltage Vd and the voltage Vg satisfying the following relation that Vd^{3/2}/Vg≥1.37 at Vs=0 are applied to a memory cell to

perform writing.

COPYRIGHT: (C)1994,JPO&Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-180995

(43)公開日 平成6年(1994)6月28日


(51) Int.Cl. ⁵ G 1 1 C 16/06	識別記号	庁内整理番号	FI		技術表示箇所		
H01L 27/115		6741-5L 7210-4M		17/00 27/10	309 A 434		
			:	審査請求	未請求	請求	項の数1(全 12 頁)
(21) 出願番号 特顯平4 - 333304			(71)出願人		355 電気株式3	会社	
(22) 出顧日	平成4年(1992)12月14日		(71)出願人	0000002			字木原727番地
			(72)発明者	東京都沿岩谷	港区虎ノ 正明	考1 丁[日7番12号 目7番12号 沖電気
			(72) 発明者	工業株	式会社内 雅大		目7番12号 沖電気
			(74)代理人	工業株	式会社内		ELIBREA LIBOR

(54)【発明の名称】 不揮発性半導体メモリのデータ書込み方法

(57)【要約】

[目的] 不揮発性半導体メモリの書込み条件を最適化することにより、書換え配性の向上を図る。

【構成】 メモリセルに対するデータの杏込み条件として、ソース 2 に印加するソース電圧 $V_{\rm e}$ と、ドレイン 3 に印加するドレイン電圧 $V_{\rm e}$ と、コントロールゲート 7 に印加するゲート電圧 $V_{\rm e}$ のうち、 $V_{\rm e}=0$ Vにし、 $V_{\rm e}$ $^{3/2}$ / / $V_{\rm e}$ ≥ 1 . 3 7 となるように $V_{\rm e}$ 及び $V_{\rm e}$ を印加してメモリセルに対するデータの書込みを行う。



本発明の実施界のデータ書込み方法

【特許請求の範囲】

【請求項1】 ソース及びドレインを形成する半導体基 板中の第1及び第2の拡散層を有する該基板上に、絶縁 膜を介してフローティングゲート及びコントロールゲー トが積層されたMOS型トランジスタを、記憶単位とす る不揮発性半導体メモリのデータ書込み方法において、 前記第1又は第2の拡散層のうち、データ書込みの際、 絶対値の大きい電圧を印加する側の拡散層に印加される 電圧値Vの3/2乗を、前記コントロールゲートに印加 上になるようにしてデータの書込みを行うことを特徴と する不揮発性半導体メモリのデータ書込み方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、書換え耐性を向上させ るフラッシュメモリ等の不揮発性半導体メモリのデータ 書込み方法に関するものである。

[0002]

【従来の技術】従来、このような分野の技術としては、 例えば次のような文献に記載されるものがあった。

文献1;日立評論、72[12](1990-12)日 立製作所、「シリコンファイルへの道を開くフラッシュ メモリの開発」P. 1229-1230

文献2;技研情報センター先端技術セミナー、(199 2-3-2) 三菱電機「フラッシュメモリの高機能化技 術」P. 10

文献3; S. M. Sze著"フジックス オブ セミコ ンダクター デバイセス (Physics of Semiconductor D evices) " (1981) ジョンウィリーアンドサンド (米) P. 100

従来、不揮発性半導体メモリとして、例えばフラッシュ メモリが知られており、その一構成例を図2に示す。 【0003】図2は、前記文献1に記載された従来のフ ラッシュメモリのメモリセル構造を示す概略の断面図で ある。このフラッシュメモリのメモリセルは、EPRO M (Brasable ProgrammableRead Only Memory) と同様 の基本構造をしており、例えばP型半導体基板1内にn - 拡散層からなるソース2及びドレイン3が形成され、 そのソース2及びドレイン3間上に、トンネル酸化膜4 を介して、ポリシリコンからなるフローティングゲート 40 5が形成されている。フローティングゲート5上には、 層間絶縁膜6を介して、コントロールゲート7が形成さ れている。コントロールゲート7は、ポリシリコン7a 上にポリサイド7bが形成された2層構造をしている。 このフラッシュメモリのメモリセルは、基本構造がEP ROMと同様であるが、フローティグゲート5下のトン ネル酸化膜4が非常に薄い(約10nm)こと、及び消 去時にソース2に12Vの高電圧がかかるので、酸ソー ス2の拡散プロファイルが高耐圧仕様になっていること の2点が大きく異なっている。

【0001】次に、図2のメモリセルの動作原理を図3 (A), (B)~図5 (A), (B)を参照しつつ、説 明する。 図3 (A), (B)~図5 (A), (B)は、 図2のメモリセルの動作原理を示す図であり、図3 (A), (B) は図2のメモリセルとそのメモリセルを 配列したメモリセルアレイの書込み動作を示す図であ る。図4 (A), (B) はメモリセルとそのメモリセル アレイの消去動作を示す図、及び図5 (A), (B) は メモリセルとそのメモリセルアレイの読出し動作を示す する電圧値 V_{π} で割った値 $V^{\pi/2}$ $/V_{\pi}$ が、1. 3 7以 10 図である。なお、図中の V_{π} はソース 2 に印加されるソ ース電圧、Va はドレイン3に印加されるドレイン電 圧、Va はコントロールゲート?に印加されるゲート電 圧、及び1.1、1.2、1.3は信号線である。

> 【0005】書込みは、図3に示すように、信号線L1 を介してコントロールゲート7に高電圧のゲート電圧V ■ = 12 Vを印加すると共に、信号線L2を介してドレ イン3に高電圧のドレイン電圧 $V_4=6V$ を印加し、該 ドレイン3近傍で発生したホットエレクトロン(電子) 8をフローティングゲート5に注入することによって行 20 う。書込み後は、閾値電圧が高くなる。消去は、図4に 示すように、信号線L1を介してコントロールゲート7 を接地し、信号線L3を介してソース2に高電圧のソー ス電圧V. -12 Vを印加し、FN (Fowler Nordheim) トンネルにより、フローティグゲート5に蓄積した 電子8をソース2に引き抜く。この場合、信号線12を 介してドレイン3は開放状態にある。消去後は、閾値電 圧が低くなる。

【0006】 説出しは、図5に示すように、信号線し1 を介してコントロールゲート7に電流電圧のゲート電圧 V₄ = 5 Vを印加すると共に、信号線L2を介してドレ イン3にドレイン電圧Va = 1 Vを印加し、閾値電圧の 高低に応じたドレイン電流のオン、オフを例えばセンス アンプによって検出することにより行う。この種のフラ ッシュメモリでは、消去単位が、ソース2への高電圧の 印加が一括して行われるため、全ビット (チップ) を一 括して消去できる。なお、ソース2を分割して別々に高 電圧を印加すれば、プロック分割による部分消去が可能

【0007】次に、図2のメモリセルの最重要特性の一 つである書換え耐性について、図6を参照しつつ説明す る。図6は、図2に示すメモリセルの書換え耐性を示す 図であり、横軸に消去/書込み回数(書換え回数)、縦 軸に関値電圧V:がとられている。図2のメモリセルで は、書換え回数が増えると、その閾値電圧V。のうち、 **魯込みV。(→V。。)が下降していき、消去V。(→V** (c) が上昇していく。 掛込み V, と消去 V, との差 V, - V., をウィンドウWという。書換え回数が10º~1 0 程度の範囲ではウィンドウWが最大Wass である が、書換え回数が大きくなるほど該ウィンドウWが狭ま 50 っていき、沓換え回数が10°程度になると、該ウィン

ドウWが最小Waiaとなる。一般に、書換え回数に対す るウィンドウWの変化が小さければ小さいほど、良好な 善換え耐性であると考えられている。なお、図6中の△ V₁。は書込みV₁ (= V₁。)の劣化量、Δ V₁。は消去V , (= V.。)の劣化量である。

【0008】従来、このような書換え耐性を向上させる 方法として、前記文献2に記載されているような消去条 件を改良する提案が行われている。図2のメモリセルに おける消去は、コントロールゲート7を接地し、ソース 2に高電圧のソース電圧V, = 12Vを印加して行われ 10 る。前記文献2に記載されているように、消去時におい て、ソース2のn-拡散層がトンネル酸化膜4と接する 部分で起こるパンド間トンネリングによって生成される ホールが、ソース2-半導体基板1間の大きな電位差に よって加速され、ホットホールとなって該トンネル酸化 膜4中に注入されるという現象が生じ、書換え耐性が劣 化する。そこで、前記文献2の消去条件の改良方法で は、消去時に、コントロールゲート7に負の高電圧(例 えば、V_e = -12V) を印加し、ソース2に印加する 消去Ⅴ、の劣化量△Ⅴ」。を小さくしている。

[0009]

【発明が解決しようとする課題】しかしながら、従来の データ書込み方法では、前記文献 2 に記載されるような 消去条件の改良を行って書換え耐性を向上させることが 行われているが、書込み条件に関する改良が行われてい ないので、書込みⅤ、の劣化量△Ⅴι,が大きく、書換え 副性を向上させる方法としては不充分であり、未だ技術 的に充分満足のゆくデータ書込み方法を得ることが困難 して、番込み条件に関する改良が行われていないので、 技術的に満足のゆく書換え耐性を得ることが困難な点に ついて解決し、不揮発性半導体メモリの構込み条件を最 適化することによって優れた舎換え耐性を得ることがで きる不揮発性半導体メモリのデータ書込み方法を提供す るものである。

[0010]

【課題を解決するための手段】本発明は、前記課題を解 決するために、ソース及びドレインを形成する半導体基 板中の第1及び第2の拡散層を有する該基板上に、絶録 40 膜を介してフローティングゲート及びコントロールゲー トが積層されたMOS型トランジスタを、記憶単位とす る不揮発性半導体メモリのデータ書込み方法において、 次のような手段を講じている。即ち、本発明では、前配 第1又は第2の拡散層のうち、データ書込みの際、絶対 値の大きい電圧を印加する側の拡散層(例えば、ドレイ ン側拡散層)に印加される電圧値Vの3/2乗 $(V^{3/2})$ を、前記コントロールゲートに印加する電圧 値 $V_{oldsymbol{e}}$ で割った値 $V^{oldsymbol{e}/oldsymbol{e}}$ $early V_{oldsymbol{e}}$ が、1 、3 7以上になる ようにしてデータの書込みを行うようにしている。

100111

【作用】本発明によれば、以上のように不揮発性半導体 メモリのデータ書込み方法を構成したので、ドレイン又 はソースに印加される電圧Vとコントロールゲートに印 加される電圧V₄ とをV^{3/2} /V₄ ≥ 1.37のように 設定してデータの書込みを行えば、不揮発性半導体メモ リの各込み条件が最適化されて各換え耐性の向上が図れ る。従って、前記課題を解決できるのである。

[0012]

【実施例】図1 (A), (B) は、本発明の実施例を示 す不揮発性半導体メモリ(例えば、フラッシュメモリ) のメモリセルに対するデータ書込み方法を示すもので、 同図(A)は書込み条件、及び同図(B)は消去条件を 示す図である。このメモリセルは、従来の図2と同様 に、半導体基板内に形成された拡散層からなるソース2 及びドレイン3を有し、そのソース2及びドレイン3間 上には絶縁膜を介してフローティグゲート5及びコント ロールゲート7が積層されて構成されている。ソース 2、ドレイン3、及びコントロールゲート7には、それ ソース電圧old V。 を下げる(例えば、 $old 5\,old V$) ことにより、 old 20 ぞれソース電圧old V。、ドレイン電圧old V。、及びゲート電 圧V。が印加される。

【0013】本実施例では、次のような消去条件と書込 み条件のもとで、データの消去と魯込みを繰り返し、書 換え耐性の測定を行った。その書換え耐性の測定結果を 図7~図24に示す。即ち、書込み条件では、図1 (A) 及び図7~図24に示すように、ソース電圧V: = 0 とし、ゲート電圧 V₄ = 1 1 V、1 2 V、1 2.5 V, 13V, 13. 5V, 14V, 15V, 16V, 1 7 V、及びパルス幅1 0 μ scc のドレイン電圧V₄ = であった。本発明は、前記従来技術が持っていた課題と 30 6.5 V.7 V.7.5 Vというように、ゲート電圧V **』とドレイン強圧Ⅴ』を18通りの組合せで変化させて** 普込みを行い、書換え回数に対する関値電圧V:の変 化、つまり書換え耐性の測定を行った。図7~図24の 書換え耐性の測定結果を、 a ~ r で示す。消去条件は、 図1 (B) に示すように、図7~図24のいずれの場合 も、コントロールゲート 7 を接地($V_{\mathbf{z}}=0$)し、ドレ イン3を解放してソース2にパルス幅100msecの12 Vのソース電圧V。を印加することにより、消去を行っ

> [0014]図7~図24に示すように、各測定結果a ~ r において、上方の測定点は書込みV.(-- V-1。)、 下方の測定点は消去V。 (=V;・) を示す。これらの図 に示すように、消去条件を一定にすることにより、書込 み条件を変化させた場合の書込みV: の劣化量 Δ V:,の 差が確認できる。図25は、図7~図24に示した書換 え耐性の測定結果a~rに対し、機軸にドレイン電圧V 。 をとり、縦軸をV。³/² /V。 として整理した図であ る。この図より、Va 3/2 / Va が小さくなると、春込 AV_{i} の劣化量 ΔV_{i} 。が大きくなっているのが確認でき 50 る。図26~図28は、図25より得られた傾向を明確

にするため、横軸に、 $V_a^{3/2}$ $/V_a$ をとり、縦軸に、 春込み V_i (= V_{ip}) の劣化量 ΔV_{ip} を、 ΔV_{ip} と消去 V_i (= V_{ii}) の劣化量 ΔV_{ii} との和で割った値 ΔV_{ij} / (ΔV₁, + ΔV₁,) をとった図である。図29は、図 26~図28を集計した図である。

【0015】図26~図29に示すように、縦軸の値△ Vι。/ (Δ Vι, + Δ Vι,)は、この値が大きいほど書込 みV: の劣化が激しいことを表す。図29より、V₄ 3/2 /V。の値が1.37より小さくなると、いずれの 場合も $\Delta V_{tr} m / (\Delta V_{tr} + \Delta V_{tr})$ の値が上昇し始める $\it 10$ 拡散層であるドレイン $\it 3$ との $\it PN$ 接合のアパランシェブ ことがわかる。この結果より、良好な書換え耐性を得る ためには、書込み時のゲート電圧Vaとドレイン電圧V 』をV。1/1 /V。≥1. 37となるように設定する必 要がある。この最適者込み条件 (V₂3/2/V₂≥1.*

*37)を図30の斜線領域として示す。

【0016】次に、良好な書換え耐性を得るための最適 書込み条件 (V₄ 3/2 /V₈ ≥1.37) としてV₄ 1/2 / V』を用いた理由を説明する。図1及び図2に示 すように、フラッシュメモリにおけるメモリセルの書込 みは、ドレイン3の近傍でのアパランシェブレイクダウ ン(もしくはインパクトイオン化)により発生したホッ トエレクトロン(電子)を、フローティグゲート5に注 入することにより行っている。P型半導体基板1とn-レイクダウン電圧V。は、前記文献3に記載されている ように、次式で表される。

[0017]

$$V_b = \frac{4}{3} E_B^{3/2} \left(\frac{2 \epsilon_S}{Q} \right)^{1/2} (\alpha)^{-1/2}$$

E』:空乏腫中の最大電界

6 、 半導体の誘電率

Q:電荷量

α:不輔物機度勾配

即ち、PN接合のアパンシェプレイクダウン電圧V ▶ は、空乏層中の最大電界を3/2乗した前に比例す る。これをフラッシュメモリの番込みにあてはめる。ド レイン3近傍の空乏層中の最大電界は、ドレイン電圧V 』及びゲート電圧V₂のいずれにも依存した値である。 30 しかし、ここでは、PN接合のN側に直接印加されてい るドレイン電圧V。からの影響が主であり、ゲート電圧 V。 は電界の向きを変えるにすぎないと仮定する。そし て、ドレイン電圧V₄ のみを3/2乗し、これをゲート 電圧V。で割った値V。3/2 /V。を用いて前記のよう なデータの解析を行った。

【0018】以上のように、本実施例では、フラッシュ メモリにおけるメモリセルの書込み時のドレイン電圧V 』を3/2乗した値を、ゲート電圧V。で割った値V』 */*/V が1.37以上となるように印加電圧を設定 40 している。これにより、フラッシュメモリの最重要特性 の一つである書換え耐性の向上が期待できる。なお、本 発明は上記実施例に限定されず、種々の変形が可能であ る。例えば、図1及び図2に示すメモリセルにおいて、 その横方向に選択用のMOSトランジスタを形成してE EPROM (Electrically Erasable & Probrammable R OM)と似たような他のメモリセルについても上記実施例 の適用が可能である。又、消去条件は図1 (B) 以外の 条件にしてもよい。さらに、図1及び図2ではコントロ ールゲート?及びドレイン3に高電圧を印加してデータ 50 【図8】図1の書換え耐性の測定結果bを示す図であ

の書込みを行っているが、コントロールゲート7及びソ ース2に高電圧を印加してデータの書込みを行うように してもよい。

[0019]

【発明の効果】以上詳細に説明したように、本発明によ れば、拡散層の印加電圧Vとゲート電圧V。とがV³/2 / V ≥ 1. 37となるように印加電圧を設定してデー 夕の書込みを行うようにしたので、不揮発性半導体メモ リの最重要特性の一つである杏換え耐性の向上が期待で

【図面の簡単な説明】

【図1】本発明の実施例のデータ書込み方法を説明する ための書込み条件と消去条件を示す図である。

【図2】従来のメモリセルの優略の断面図である。

【図3】図2のメモリセルの各込みの原理を示す図であ

【図1】図2のメモリセルの消去の原理を示す図であ

【図5】図2のメモリセルの読出しの原理を示す図であ る.

【図6】図2のメモリセルの書換え耐性を示す図であ る.

【図7】図1の書換え耐性の測定結果 a を示す図であ

特開平6-180995

る.

【図 9】 図 1 の書換え耐性の測定結果 c を示す図である。

7

【図10】図1の書換え耐性の測定結果はを示す図である。

【図11】図1の書換え耐性の測定結果でを示す図である。

【図12】図1の書換え耐性の測定結果「を示す図である。

【図13】図1の書換え耐性の測定結果gを示す図であ 10 る。

【図14】図1の書換え耐性の測定結果 h を示す図であ ス

【図15】図1の曹換え耐性の測定結果 i を示す図であ

【図16】図1の書換え耐性の測定結果」を示す図である。

【図17】図1の各換え耐性の測定結果 k を示す図である。

【図18】図1の各換え耐性の測定結果 | を示す図であ 20 る。

【図19】図1の書換え耐性の測定結果mを示す図であ z

【図20】図1の書換え耐性の測定結果nを示す図である。

【図21】図1の書換え耐性の測定結果のを示す図であ

【図22】図1の書換え耐性の測定結果pを示す図であ

.

【図23】図1の書換え耐性の稠定結果 q を示す図である。

【図24】図1の書換え耐性の測定結果 r を示す図である。

【図25】図7~図24の書換え耐性の測定結果 a~rを示す図である。

【図 2 6】図 2 5 の V ... 劣化の、書込み電圧に対する依存を示す図である。

【図27】図25のV1,劣化の、番込み電圧に対する依存を示す図である。

【図28】図25のVi,劣化の、書込み電圧に対する依存を示す図である。

【図29】図26~図28の集計を示す図である。

P型半導体基板

【図30】図1の最適書込み条件(V₄ 3/2 /V₄ ≥ 1.37)を示す図である。

【符号の説明】

2	ソース
3	ドレイン
4	トンネル酸化膜
5	フローティグゲート
6	層間絶縁膜
7	コントロールゲート
V_4	ドレイン電圧
V _K	ゲート電圧
17	ソニュチに

[図2]


図2の書込み


[図3]

従来のメモリセル


P 型半導体基框

フローティングゲート















[図10]

(8) 特開平6-180995

[図11]

[図12]



【図13】

【図14】






図25~図28の集計

(9)

特開平6-180995

(図15]







[図16]


[図17]

[凶18]






[219]




(10)

特陽平6-180995


【図20】




【図21】



[図22]




【図23】



(11)

特開平6-180995



(12)

特開平6-180995

